논문,특허 리뷰/SHE

SHE가 CMOS 성능을 열화시키는 이유와 최대격자온도, Tmax

에스도비91 2025. 6. 14. 00:20
반응형

CMOS 성능은 NFET과 PFET의 조화 평균으로

둘 다 좋아야하는 N/PMOS의 Complementary

서로 다른 물성인 Tmax, 최대격자온도는 현 산업에서

주로 쓰는 Gate Voltage 0.7V에서 N과 P의 상반된

열적 성능 변화를 야기합니다. 왜일까요?

 

 

 

parasitic bottom Leakage - punch through 불량의 MBCFET(NSFET) 구조적 대안

parasitic bottom Leakage - punch throughMBCFET(NSFET)에서의 구조적 대안 2024년 따끈따끈한 포스텍 논문입니다.요즘 반도체 업계에는 Heat이 말 그대로 뜨겁습니다. 그래서 반도체 냉각 기술 관련주케이엔솔

s-dobby.tistory.com

 

이전 SHE(Self Heating Effect)를 다룬 논문

Accurate Evaluation of Electro-Thermal Perf.

 in Silicon Nanosheet FETs with Schemes for

Controlling Parasitic Bottom Transistors 에서

리뷰가 길어져 구조적인 부분만 결론을 내리고

끊었는데, 오늘은 성능 데이터 부분을 좀 더 자세히

살펴보려합니다. Temp.와 Carrier mobility에 대해,,

 

 

Conv.구조는 이제 차치하고, TIS구조 데이터만 보면

빨간색 NFET과 파란색 PFET이 SHE(열 받을때)의

Ion의 거동이 왜 반대인지 이해가 잘 안갔는데,,

이건 Tmax(최대 격자 온도)의 이해가 필요합니다.

 

Tmax : Lattice의 열전도도가 최대가 되는 온도

발열과 열전도가 동등, 열적 평형이 이뤄지는 Temp.

대체로(@발열 변수) 열전도도(ĸ)가 작을수록 높겠죠.

 

S/D(Source&Drain) 물질로 SiGe0.5(P), SiC0.02(N)

를 사용하는데, ĸ는 N>P 고로, Tmax N<P

 

 

격자 온도 상승 시, carrier mobility 거동에는

2가지 상반된 현상이 작용, co(Cross Over) 발생

 

1. Carrier density 증가(Vgs<Vco에서 major)

직관적으로도Temp.가 증가하면 가전자대에서

정공을 남기고, 전자가 전도대로 튀어오르죠.  

ni(intrinsic carrier density)가 증가합니다.
ni=sqrt(Nc*Nv)*exp(-Eg/2kT)

위 식으로도 T 증가하면 exp항 minus 감소, ni 커짐
Nc, Nv=전도대/가전자대 유효 상태 밀도, BandgapE

 

2. 산란으로 mobility 감소(Vgs>Vco에서 major)

n_i가 너무 커지면 carrier들 끼리 산란(scattering)

격자와도 자주 충돌하게 되죠. mobility(u) 감소

 

 

절묘하게 저 cross over 발생하는 Vgs가 0.7V를

사이에 두고 N,P가 갈린다니 놀랍네요.. ㅎㅎ

Tmax가 큰 P가 열을 잘 받으니 상대적으로

적은 gate 전압(Vgs)에서 산란 효과가 커져

Vco가 작게 나타나는걸로 연결이됩니다.

 

lon ~ u*Cox*W/L*(Vgs-Vt)^2

Ion=q*n*u*E*A (q=전하량, n=carrier density)

당연해서 굳이 언급 안했지만, 위 식으로 보면

n과 u가 비례 관계로 Ion을 결정짓지요.

 

 

고로, SHE는 PMOS쪽 성능에 열화를 일으키고

CMOS는 N과 P의 조화평균이라 불량한 쪽을

따라가니, SHE는 그냥 쓸모없는 악(惡)입니다.

Tsd(S/D recess depth)가 클수록 PTS가 깎이고

S/D epitaxy portion이 커지는데 하필 또 열전도도는

PTS가 높죠, 즉, Tsd가 클수록 열도 잘 쌓입니다.

근데, 위 표에서 보듯, TIS 구조에서 Tsd가 증가해도

애초에 열 방출 path가 차단된 BOX에 비할 바는 X 

 

 

한단계 더 나아가자면, 이 논문은 TIS-full 구조까지

제시합니다. Trench Inner Spacer에서 그 파던 아래

SiGe0.3 잔유물까지 제거하는 구조지요.

이러면, S/D와 Gate간 Capacitance(Cgg)까지

낮출 수가 있습니다. 특히 고전압 Vgs에서!!

 

반응형

▲클릭▲만으로 블로그 작성에 큰 힘이 됩니다!!

감사합니다!

 

다시한번 결론, TIS/TIS-full을 쓰면 Ion(1/R)과

Cap. 양쪽에 개선으로 성능(Freq.~1/RC)가 개선!!

반응형